DFT 是一種在設(shè)計(jì)階段將可測(cè)試性置入集成電路 (IC) 的方法，可以降低測(cè)試成本并提高制造良率，多年來以不同方式得到廣泛應(yīng)用。Ad-hoc 和結(jié)構(gòu)化這兩種方法能夠有效地檢測(cè)出電路中所有的故障，減少測(cè)試開發(fā)相關(guān)的成本和時(shí)間，以及減少測(cè)試制造芯片所需的實(shí)際時(shí)間。

Scan 和 MBIST 是兩種最常用的 DFT 工具，在功能驗(yàn)證后可插入到設(shè)計(jì)中。這些工具絕對(duì)物有所值，因?yàn)樵谥圃焱瓿珊?，通過測(cè)試大量芯片是否存在制造缺陷的成本可能高達(dá)制造成本的 40%。此外，它們可以規(guī)避將失效器件推廣到市場(chǎng)的風(fēng)險(xiǎn)，因?yàn)檎倩卦撆问骷某杀具h(yuǎn)遠(yuǎn)大于在測(cè)試工廠發(fā)現(xiàn)該問題的成本，而且容易對(duì)商譽(yù)產(chǎn)生不可估量的負(fù)面影響。

但是，片上測(cè)試架構(gòu)（例如掃描鏈、MBIST 結(jié)構(gòu)和壓縮/解壓邏輯）的插入可能影響到其自身的功能正確性。因而必須在植入 DFT 之后執(zhí)行門級(jí)設(shè)計(jì)驗(yàn)證。然而，如今的設(shè)計(jì)規(guī)模已涉及數(shù)億個(gè)邏輯門，完全超過了硬件描述語言 (HDL) 所能達(dá)到的性能，使其在應(yīng)對(duì)當(dāng)前任務(wù)時(shí)幾乎毫無用處。

只有硬件加速仿真能夠驗(yàn)證各種規(guī)模和復(fù)雜芯片的功能。硬件加速仿真的執(zhí)行速度要比軟件仿真高出幾個(gè)數(shù)量級(jí)，例如，硬件加速仿真在數(shù)小時(shí)內(nèi)就能完成需要花費(fèi)約 3 個(gè)月時(shí)間的設(shè)計(jì)仿真。

新的 DFT“App”可用于硬件加速仿真*，以執(zhí)行一項(xiàng)艱巨的任務(wù)——根據(jù)既定排程測(cè)試植入 DFT 的被測(cè)設(shè)計(jì) (DUT)，這一任務(wù)有嚴(yán)格的時(shí)間規(guī)定，可能沒有多余的浮動(dòng)時(shí)間。它給硬件加速器開發(fā)流程帶來了兩大改變，第一個(gè)是編譯流程的改變，第二個(gè)是運(yùn)行時(shí)間的變化。

首先，包含 Scan 和 MBIST 測(cè)試結(jié)構(gòu)的網(wǎng)表與工業(yè)標(biāo)準(zhǔn) STIL 格式文件一起傳入硬件加速仿真編譯器，包括設(shè)計(jì) I/O 配置、時(shí)鐘信息和測(cè)試向量。

編譯器可創(chuàng)建必要的架構(gòu)，即流量生成器和檢查器，以便從 STIL 文件讀取測(cè)試向量，然后將包含 DFT 邏輯的 DUT 門級(jí)網(wǎng)表綜合成一個(gè)能夠兼容硬件加速仿真的結(jié)構(gòu)化說明中，最后生成 DFT 驗(yàn)證平臺(tái)。測(cè)試邏輯還包含了 DUT 輸出的對(duì)比機(jī)制（圖 1）。

圖 1.經(jīng) DFT App 修改后的編譯流程。

在調(diào)取時(shí)，設(shè)計(jì)和驗(yàn)證平臺(tái)映射到硬件加速器中。在運(yùn)行期間，硬件加速器通過由編譯器創(chuàng)建并在主機(jī) PC 上運(yùn)行的流量生成器從 STIL 文件讀取測(cè)試向量，然后通過驗(yàn)證平臺(tái)應(yīng)用到合成 DUT 中。檢查器以硬件加速仿真速度比較 DUT 的輸出（圖 2）。

圖 2.顯示主機(jī) PC 和硬件加速器操作分解的運(yùn)行時(shí)間方框圖。

DFT APP可以實(shí)現(xiàn) DFT 驗(yàn)證完整的 Pattern 設(shè)置，從而縮短 Pattern 開發(fā)周期。通過結(jié)合使用可處理多達(dá)20億門的硬件加速仿真平臺(tái)以及支持 DFT 方法的編譯器，可實(shí)現(xiàn)對(duì)已嵌入掃描和其他測(cè)試結(jié)構(gòu)的大型門級(jí)設(shè)計(jì)的測(cè)試 Pattern 驗(yàn)證。DFT App 可通過標(biāo)準(zhǔn) STIL 格式文件與其他工具協(xié)同工作。

表 1 總結(jié)了硬件加速器與軟件仿真基于 DFT APP 相比的性能改進(jìn)。

表 1體現(xiàn)了性能改進(jìn)的 DFT App 基準(zhǔn)對(duì)比

硬件加速仿真過程可以提供充足的驗(yàn)證能力，確保遵循 DFT 的排程，從而加快上市時(shí)間、提高制造良率并最終增加利潤(rùn)。將 DFT App 應(yīng)用于硬件加速仿真中，擴(kuò)展了使用的模式、提高性能，并幫助驗(yàn)證工程師規(guī)避風(fēng)險(xiǎn)。

作者注釋：

* 今年 2 月份，Mentor Graphics 推出了針對(duì)其 Veloce 硬件加速仿真平臺(tái)的新型應(yīng)用程序，開啟了硬件加速仿真的新時(shí)代，DFT App 便是其中一個(gè)。其他應(yīng)用程序包括 Deterministic 內(nèi)電路仿真 (ICE) 和 FastPath，后者能夠以更快的模型執(zhí)行速度驗(yàn)證大型多時(shí)鐘 SoC 設(shè)計(jì)，從而優(yōu)化硬件加速仿真性能。之前推出的是支持低功率的應(yīng)用程序。推出應(yīng)用程序的目的是讓所有類型的驗(yàn)證工程師都能使用硬件仿真，而不需要掌握關(guān)于硬件加速仿真的具體知識(shí)，從而提高生產(chǎn)率。此外，這些應(yīng)用程序還可以幫助他們更快完成很多難以處理的驗(yàn)證任務(wù)，以及幫助驗(yàn)證團(tuán)隊(duì)降低驗(yàn)證風(fēng)險(xiǎn)。

。 （本文來源網(wǎng)絡(luò)整理，目的是傳播有用的信息和知識(shí)，如有侵權(quán)，可聯(lián)系管理員刪除）