電路功能與優(yōu)勢

　　圖1所示電路是14位、125 MSPS四通道ADC系統(tǒng)的簡化圖，該電路使用后端數(shù)字求和將信噪比（SNR）從單通道ADC的 74 dBFS提升到四通道ADC的78.5 dBFS。這項技術(shù)特別適合要求高SNR（如超聲和雷達）的應(yīng)用，并且利用了現(xiàn)代高性能、低功耗、四通道流水線式ADC。

　　該電路使用了非相關(guān)噪聲源在方和根（rss）基礎(chǔ)上相加，而信號電壓在線性基礎(chǔ)上相加的基本原理。

　　圖1. 四個并聯(lián)ADC求和得到更高SNR的基本框圖

　　電路描述

　　每個ADC的輸入由信號項（VS）和噪聲項（VN）組成。將四個噪聲電壓源求和可得到總電壓 VT， 它是四個信號電壓加上四個噪聲電壓方和根的線性和，例如：

　　由于VS1 = VS2 = VS3 = VS4，信號可有效地乘以4，而轉(zhuǎn)換器噪聲——具有等效rms值——僅乘以2，因此信噪比以系數(shù)2增加，即6.02 dB。所以，6.02 dB的SNR增量是將四個類似信號求和所引起的一個額外的有效分辨率位的結(jié)果。由于 SNR（dB） = 6.02N + 1.76 dB，其中N為位數(shù)，從而

　　表1顯示將多個ADC輸出求和得到的SNR理論值。為方便起見，顯然應(yīng)選擇將四個ADC求和。某些關(guān)鍵情況下可能需要更多的ADC求和，但具體取決于其他的系統(tǒng)規(guī)格（包括成本）和可用的電路板空間。

　　14位ADC的理想SNR是（6.02 &TImes; 14） + 1.76 = 86.04 dB AD9253 數(shù)據(jù)手冊指定的典型SNR為74 dB，但其產(chǎn)生的ENOB為12位。

　　圖1所示電路集成無源接收器前端，由四個模擬輸入通道組成，采用器件為14位、125 MSPS四通道模數(shù)轉(zhuǎn)換器 AD9253 。

　　該電路接受單端輸入，并通過雙平衡配置中兩個阻抗比為 1:1的寬帶寬（3GHz） M/A-COM ETC1-1-13巴倫將輸入轉(zhuǎn)換為差分信號，如圖2所示。

　　圖2. 輸入模擬求和網(wǎng)絡(luò)

　　所有四個ADC輸入均在巴倫配置的次級側(cè)相連。電路中無增益，每個模擬輸入對都有簡單濾波功能，減少可能反饋至鄰近ADC通道的殘余反沖信號。

　　通過ADC的全差分架構(gòu)提供良好的高頻共模抑制性能，因此求和時非相關(guān)噪聲源最小，產(chǎn)生78.5 dBFS SNR和85dBc SFDR性能（第一奈奎斯特頻帶內(nèi)，以125MSPS采樣時0MHz 至62.5MHz）。整體電路帶寬為65 MHz，通帶平坦度為1dB。

　　為了獲得最佳性能，采用雙平衡巴倫法在頻率范圍內(nèi)達到最佳的偶階雜散性能。由于四個ADC的輸入相連，維持平衡可能有一定難度，哪怕頻率低于100 MHz。

　　使用66Ω差分端接電阻端接巴倫配置的次級側(cè)。選擇66 Ω有助于減少四個轉(zhuǎn)換器輸入阻抗并聯(lián)組合的損耗，同時最大程度降低變壓器次級側(cè)對初級側(cè)的損耗，獲得從初級側(cè)看來大約50Ω的總阻抗。

　　此設(shè)計中采用了鐵氧體磁珠，有助于降低電路板布局以及四個未緩沖并聯(lián)ADC通道引起的寄生容性負載的影響。磁珠可減少來自每個ADC輸入通道的反沖，從而保持了整體帶寬。

　　10Ω串聯(lián)電阻具有雙重作用。首先，它們驅(qū)動ADC輸入濾波器（2pF共模和5pF差分）；其次，它們起到減少來自每個 ADC反沖的作用。有關(guān)反沖充電和未緩沖ADC架構(gòu)的更多信息，請參見應(yīng)用筆記AN-742。

　　表2總結(jié)了系統(tǒng)的測量性能，其中−3 dB帶寬為67 MHz。網(wǎng)絡(luò)的總插入損耗約為3dB，因此需要+13dBm的輸入驅(qū)動能力，以便為ADC的輸入提供滿量程2Vp-p差分信號。

。 （本文來源網(wǎng)友上傳，如有侵權(quán)，可聯(lián)系管理員刪除）