一、時序邏輯電路簡介

　　時序邏輯電路是數(shù)字邏輯電路的重要組成部分，時序邏輯電路又稱時序電路，主要由存儲電路和組合邏輯電路兩部分組成。它和我們熟悉的其他電路不同，其在任何一個時刻的輸出狀態(tài)由當(dāng)時的輸入信號和電路原來的狀態(tài)共同決定，而它的狀態(tài)主要是由存儲電路來記憶和表示的。

　　二、時序邏輯電路的特點(diǎn)

　　功能特點(diǎn)：電路在某采樣周期內(nèi)的穩(wěn)態(tài)輸出Y（n），不僅取決于該采樣周期內(nèi)的“即刻輸入X（n）”，而且還與電路原來的狀態(tài)Q（n）有關(guān)。（通常Q（n）記錄了以前若干周期內(nèi)的輸入情況）

　　結(jié)構(gòu)特點(diǎn)：除含有組合電路外，時序電路必須含有存儲信息的有記憶能力的電路：觸發(fā)器、寄存器、計數(shù)器等。

　　時序邏輯電路框圖

　　三、時序邏輯電路的三種邏輯器件

　　1.計數(shù)器

　　一般來說，計數(shù)器主要由觸發(fā)器組成，用以統(tǒng)計輸入計數(shù)脈沖CP的個數(shù)。計數(shù)器的輸出通常為現(xiàn)態(tài)的函數(shù)。計數(shù)器累計輸入脈沖的最大數(shù)目稱為計數(shù)器的“模”，用M表示。如M=6計數(shù)器，又稱六進(jìn)制計數(shù)器。所以，計數(shù)器的“模”實際上為電路的有效狀態(tài)數(shù)。

　　同步七進(jìn)制加法計數(shù)器的邏輯圖計數(shù)器的種類很多，特點(diǎn)各異。主要分類如下：按計數(shù)進(jìn)制可分為：二進(jìn)制計數(shù)器、十進(jìn)制計數(shù)器、任意進(jìn)制計數(shù)器。按計數(shù)增減可分為：加法計數(shù)器、減法計數(shù)器、加/減計數(shù)器，又稱可逆計數(shù)器。按計數(shù)器中觸發(fā)器翻轉(zhuǎn)是否同步可分為：異步計數(shù)器和同步計數(shù)器。

　　2.寄存器

　　寄存器是存放數(shù)碼、運(yùn)算結(jié)果或指令的電路，移位寄存器不但可存放數(shù)碼，而且在移位脈沖作用下，寄存器中的數(shù)碼可根據(jù)需要向左或向右移位。寄存器和移位寄存器是數(shù)字系統(tǒng)和計算機(jī)中常用的基本邏輯部件，應(yīng)用很廣。一個觸發(fā)器可存儲一位二進(jìn)制代碼，n個觸發(fā)器可存儲n位二進(jìn)制代碼。因此，觸發(fā)器是寄存器和移位寄存器的重要組成部分。對寄存器中的觸發(fā)器只要求它們具有置0或者置1功能即可，無論是用同步結(jié)構(gòu)的觸發(fā)器，還是用主從結(jié)構(gòu)或者邊沿觸發(fā)的觸發(fā)器，都可以組成寄存器。

　　3.順序脈沖發(fā)生器

　　順序脈沖是指在每個循環(huán)周期內(nèi)，在時間上按一定先后順序排列的脈沖信號。產(chǎn)生順序脈沖信號的電路稱為順序脈沖發(fā)生器。在數(shù)字系統(tǒng)中，常用以控制某些設(shè)備按照事先規(guī)定的順序進(jìn)行運(yùn)算或操作。

　　四、時序邏輯電路由什么組成

　　時序邏輯電路由存儲電路（各種觸發(fā)器）和組合邏輯電路兩部分組成組合反饋到存儲，下一狀態(tài)便決定。觸發(fā)、寄存、計數(shù)器，同步異步兩類型。

　　時序邏輯電路是另一種重要的數(shù)字邏輯電路，AT24C08A-10PU-2.7它與組合邏輯電路的功能特點(diǎn)不同。時序邏輯電路的任一時刻的穩(wěn)定輸出不僅與該時刻的輸入狀態(tài)有關(guān)，而且與電路的原有狀態(tài)有關(guān)。

　　時序電路由組合邏輯電路和存儲電路兩部分組成，如圖4-28所示。圖中，X．，X2，…，X。表示外輸入邏輯變量；Z，，Z：，…，Zm表示時序電路的輸出邏輯變量；W，，W2，…，Wk代表存儲電路的輸入變量；Y1，Y2，…，L表示存儲電路的輸出變量，是組合電路的部分輸入變量。

　　觸發(fā)器是一種功能最簡單的時序邏輯電路，存儲電路通常由觸發(fā)器組成，其狀態(tài)必須反饋到組合電路的輸入端，與輸入信號一起共同決定組合電路的輸出，而組合電路的輸出也必須至少有一條反饋到存儲電路的輸入端，以便決定下一時刻存儲電路的狀態(tài)。

　　時序電路的分類有多種，但主要的分類是按照其存儲電路中各觸發(fā)器是否有統(tǒng)一時鐘控制，分為同步時序電路和異步時序電路兩大類型。若時序電路中存儲電路各觸發(fā)器狀態(tài)的更新是在同一時鐘脈沖的特定時刻（如上升沿或下降沿）同步進(jìn)行的，這樣的時序電路稱為同步時序電路；若時序電路中存儲電路各觸發(fā)器的狀態(tài)更新不受時鐘脈沖的統(tǒng)一控制，而是在不同時刻分別進(jìn)行的，或者沒有時鐘脈沖，這樣的時序電路稱為異步時序電路。數(shù)字電路中的數(shù)碼寄存器、計數(shù)器、存儲器等都是時序電路的基本單元電路。

　　五、時序邏輯電路檢修方法

　　在檢修時序邏輯電路之前應(yīng)盡可能熟悉系統(tǒng)的結(jié)構(gòu)原理和電路，然后是分析故障的表征特性，盡可能地縮小故障產(chǎn)生的范圍。較高檔的醫(yī)療設(shè)備一般帶有自診斷程序，可充分利用它查找故障，將故障定位到較小范圍。

　　檢查電源

　　時序邏輯電路較常采用±5V、±15V、±12V電源。當(dāng)電源對地短路或電源穩(wěn)定性差都可能導(dǎo)致系統(tǒng)故障，表現(xiàn)為系統(tǒng)無反應(yīng)、系統(tǒng)程序紊亂等。一般來說，電源對地短路是因為電容（去耦電容）短路產(chǎn)生的，找到故障電容最好的辦法是采用電流跟蹤儀跟蹤短路電流，沒有電流跟蹤儀的就只好將電路分單元查找替換。

　　檢查時鐘

　　時鐘電路一般由石英晶體電路組成（也有采用RC振蕩電路的）。根據(jù)經(jīng)驗，石英晶體較易損壞?？捎檬静ㄆ鳒y試時鐘信號的頻率、振幅、相位，或簡單地用邏輯探針檢測時鐘脈沖的有無。對各個單元電路的時鐘均應(yīng)檢測，以防斷線、松脫、干擾等引起時鐘脈沖的不正確。

　　檢查總線

　　用邏輯探針檢查總線上是否有脈沖活動。若總線上沒有脈沖活動，可繼續(xù)檢查總線驅(qū)動器輸入端有無脈沖信號、驅(qū)動器是否在允許狀態(tài)、驅(qū)動器是否響應(yīng)激勵等，來確定故障是否是由于總線驅(qū)動器引起的，然后輪流檢查每一個總線接收者。另外，可以關(guān)掉電源，用多用表檢查總線各線的對地電阻，如果所有線的阻值一樣，那么總線估計正常；如果一條或多條線的阻值與其余的不同，那么該線值得懷疑；如果有兩根線的阻值相同，而又高于或低于其它的線，那么這兩條線可能相互短路了。

　　檢查關(guān)鍵的脈沖信號

　　用邏輯探針、示波器或邏輯分析儀觀察復(fù)位、使能、選通、讀寫、中斷、讀內(nèi)存等控制信號，可以較好地判斷集成電路（IC）是否正常工作。當(dāng)復(fù)位信號有效時，IC輸出應(yīng)被清零或置位，程序應(yīng)回到初始狀態(tài)運(yùn)行；當(dāng)使能信號有效而時鐘脈沖正常時，IC數(shù)據(jù)線上應(yīng)有脈沖活動；當(dāng)邏輯探針連到讀內(nèi)存線上，而指示燈沒有閃爍顯示（即讀內(nèi)存線上沒有脈沖活動），說明微處理器可能在程序的某處卡住了，因為每一條指令讀地址處存儲器時，讀內(nèi)存線上通常是應(yīng)有脈沖信號的；對于中斷信號，可用邏輯探針來觀察是否發(fā)生中斷線路粘附，也可通過外加直流電壓或低電平來控制（允許或禁止）被測試的中斷。

　　檢查接口

　　接口卡、印刷板與插座插接時可能松脫或偏離中心導(dǎo)致接觸不良而引發(fā)故障，實際上很多故障的確是由此產(chǎn)生的，對此可用無水酒精擦拭清潔接口后再重新插接固定。另外數(shù)字系統(tǒng)還常常通過外部通信線路（RS232、MODEM、IEEE-488等）與其它系統(tǒng)連接，而連接線通常很長，還可能暴露于電子干擾源下，例如繼電器、電機(jī)、變壓器、大型X線機(jī)、陰雨天閃電等，連接口接觸不良和電子干擾源的電磁干擾（EMI）均可能會產(chǎn)生錯誤的數(shù)據(jù)傳送，甚至損壞相關(guān)的元件。對電磁干擾最好找出干擾源后排除它，其次可改善工作環(huán)境（如濕度和溫度等），加強(qiáng)屏蔽，或改用屏蔽性能好的連接線。

　　時序邏輯電路的檢修有許多方法技巧，必須通過長期實際工作摸索總結(jié)經(jīng)驗，才能更好地診斷、發(fā)現(xiàn)、排除故障，提高時序邏輯電路的維修技術(shù)水平。

　　六、時序邏輯電路應(yīng)用舉例

　　舉例一：在智力競賽中，參賽者通過搶先按動按鈕，取得答題權(quán)。圖1是由4個D觸發(fā)器和2個“與非”門、1個“非”門等組成的4人搶答電路。搶答前，主持人按下復(fù)位按鈕SB，4個D觸發(fā)器全部清0，4個發(fā)光二極管均不亮，“與非”門G1輸出為0，三極管截止，揚(yáng)聲器不發(fā)聲。同時，G2輸出為1，時鐘信號CP經(jīng)G3送入觸發(fā)器的時鐘控制端。此時，搶答按鈕SB1~SB4未被按下，均為低電平，4個D觸發(fā)器輸入的全是0，保持0狀態(tài)不變。時鐘信號CP可用555定時器組成多諧振蕩器的輸出。

　　當(dāng)搶答按鈕SB1~SB4中有一個被按下時，相應(yīng)的D觸發(fā)器輸出為1，相應(yīng)的發(fā)光二極管亮，同時，G1輸出為1，使揚(yáng)聲器響，表示搶答成功，另外G1輸出經(jīng)G2反相后，關(guān)閉G3，封鎖時鐘信號CP，此時，各觸發(fā)器的時鐘控制端均為1，如果再有按鈕被按下，就不起作用了，觸發(fā)器的狀態(tài)也不會改變。搶答完畢，復(fù)位清零，準(zhǔn)備下次搶答。

　　舉例二：路彩燈控制器由編碼器、驅(qū)動器和顯示器（彩燈）組成，編碼器根據(jù)彩燈顯示的花型按節(jié)拍送出八位狀態(tài)編碼信號，通過驅(qū)動器使彩燈點(diǎn)亮、熄滅。圖2給出的八路彩燈控制器電路圖中，編碼器用兩片雙向移位寄存器74LS194實現(xiàn)，接成自啟動脈沖分配器（扭環(huán)形計數(shù)器），其中D1為左移方式，D2為右移方式。驅(qū)動器電路如圖3，當(dāng)寄存器輸出Q為高電平時，三極管T導(dǎo)通，繼電器K通電，其動合觸點(diǎn)閉合，彩燈亮；當(dāng)Q為低電平時，三極管截止，繼電器復(fù)位，彩燈滅。

　　工作時，先用負(fù)脈沖清零，使寄存器輸出全部為0，然后在節(jié)拍脈沖（可由555定時器構(gòu)成的多諧振蕩器輸出）的控制下，寄存器的各個輸出Q按下表所示的狀態(tài)變化，每8個節(jié)拍重復(fù)一次。這里假定8路彩燈的花型是：由中間向兩邊對稱地逐次點(diǎn)亮，全亮后，再由中間向兩邊逐次熄滅。

。 （本文來源網(wǎng)友上傳，如有侵權(quán)，可聯(lián)系管理員刪除）